Будь ласка, використовуйте цей ідентифікатор, щоб цитувати або посилатися на цей матеріал: http://dspace.wunu.edu.ua/handle/316497/24697
Назва: Пристрій для обчислення спектрального косинусного перетворення в залишкових класах
Інші назви: Device for computation of spectral cosine transform in residue classes
Автори: Піх, Володимир Ярославович
Pikh, Volodymyr Yaroslavovych
Николайчук, Ярослав Миколайович
Nykolaichuk, Yaroslav Mykolaiovych
Кімак, Володимир Любомирович
Kimak, Volodymyr Liubomyrovych
Круліковський, Борис Борисович
Krulikovskyi, Borys Borysovych
Ключові слова: обчислювальна техніка
computational technique
аналого-цифровий перетворювач
analog-to-digital converter
матричний перемножувач
matrix multiplier
Дата публікації: 2015
Видавництво: Державна служба інтелектуальної власності України
Бібліографічний опис: Пат. 102807 U Україна, МПК G06F 17/14 (2006.01). Пристрій для обчислення спектрального косинусного перетворення в залишкових класах / В. Я. Піх, Я. М. Николайчук, В. Л. Кімак, Б. Б. Круліковський (Україна); заявник та патентовласник Івано-Франківський національний технічний університет нафти і газу. – № u201503633; заявл. 17.04.2015; опубл. 25.11.2015, бюл. № 22.
Короткий огляд (реферат): Пристрій для обчислення спектрального косинусного перетворення в залишкових класах містить М блоків множення, виходи яких з'єднані з входами відповідних суматорів, аналого-цифровий перетворювач, інформаційних вхід. Вихід з'єднаний з інформаційним входом блока пам'яті, керуючі входи аналого-цифрового перетворювача та блока пам'яті об'єднані і підключені до першого виходу генератора імпульсів. Другий вихід генератора імпульсів з'єднаний з синхронізуючим виходом зчитування пристрою і входами стирання регістрів пам'яті, які є першими входами накопичувальних суматорів, виходи яких з'єднані з відповідними входами дешифраторів, виходи яких є виходами пристрою. На виході аналого-цифрового перетворювача формуються паралельні коди базису Хаара у вигляді кодів залишків системи залишкових класів по взаємно простих модулях р-і, р2,…, Рk. У кожному каналі кожного модуля Рі додатково введений другий вентильний матричний перемножувач по модулю, перші входи якого з'єднані з відповідними виходами першого матричного перемножувача по модулю, а другі входи з'єднані з відповідними виходами додатково введеної пам'яті залишків ортогональних базисних функцій різних ТЧБ. Вхід управління введеної пам'яті є другим входом пристрою. Виходи других матричних перемножувачів з'єднані з першими входами других матричних суматорів, другі входи яких з'єднані з відповідними виходами других матричних суматорів. Входи нульових других матричних суматорів під′єднані до нульової шини, яка є третім додатковим входом пристрою. Виходи м-них других суматорів з'єднані з другими входами накопичувальних суматорів.
URI (Уніфікований ідентифікатор ресурсу): http://dspace.tneu.edu.ua/handle/316497/24697
Розташовується у зібраннях:Патенти



Усі матеріали в архіві електронних ресурсів захищені авторським правом, всі права збережені.