Будь ласка, використовуйте цей ідентифікатор, щоб цитувати або посилатися на цей матеріал:
http://dspace.wunu.edu.ua/handle/316497/24701| Назва: | Суматор з прискореним переносом |
| Інші назви: | The adder with an accelerated transfer |
| Автори: | Круліковський, Борис Борисович Krulikovskyi, Borys Borysovych Возна, Наталія Ярославівна Vozna, Nataliia Yaroslavivna Грига, Володимир Михайлович Hryha, Volodymyr Mykhailovych Николайчук, Ярослав Миколайович Nykolaichuk, Yaroslav Mykolaiovych Давлетова, Аліна Ярославівна Davletova, Alina Yaroslavivna |
| Ключові слова: | обчислювальна техніка computational technique суматор adder |
| Дата публікації: | 2017 |
| Видавництво: | Міністерство економічного розвитку і торгівлі України |
| Бібліографічний опис: | Пат. 117572 U Україна, МПК G06F 7/38 (2006.01). Суматор з прискореним переносом / Б. Б. Круліковський, Н. Я. Возна, В. М. Грига, Я. М. Николайчук, А. Я. Давлетова (Україна); заявник та патентовласник Б. Б. Круліковський, Н. Я. Возна, В. М. Грига, Я. М. Николайчук, А. Я. Давлетова. – № u201701336; заявл. 13.02.2017; опубл. 26.06.2017, бюл. № 12. |
| Короткий огляд (реферат): | Суматор з прискореним переносом, який містить 2n-розрядну вхідну шину, (k=n/m) m-розрядних суматорів, на перші входи переносу яких поданий логічний "0", (k-1) m-розрядних суматорів на перші входи переносу яких подана логічна "1", (k-1) m+1-розрядних двовходових мультиплексорів з першими прямими керуючими входами, n+1-розрядну вихідну шину, в якому відповідні виходи вхідної шини з'єднані з відповідними другими інформаційними входами всіх m-розрядних суматорів з нульовими входами переносу, перші інформаційні виходи першого m-розрядного суматора з'єднані з відповідними, починаючи з нульового, розрядами вихідної шини, перші інформаційні виходи кожного m-розрядного суматора з нульовими входом переносу з'єднані з відповідними першими інформаційними входами кожного відповідного мультиплексора, перші виходи якого з'єднані з відповідними входами вихідної шини, другі інформаційні входи кожного мультиплексора з'єднані з другими виходами переносу відповідного m-розрядного суматора з нульовими входом переносу, третій прямий керуючий вхід першого мультиплексора з'єднаний з другим виходом переносу першого m-розрядного суматора, другі виходи кожного мультиплексора з'єднані з третіми прямими входами кожного наступного мультиплексора, а другий вихід останнього мультиплексора з'єднаний з n-м входом вихідної шини пристрою, який відрізняється тим, що містить другі інформаційні входи кожного мультиплексора, які з'єднані з першими виходами кожного відповідного інкрементного m-розрядного суматора з входом переносу логічної одиниці, перший вхід якого з'єднаний з другим виходом першого m-розрядного суматора, а в кожній наступній відповідній парі m-розрядних суматорів, перший вхід відповідного інкрементного m-розрядного суматора з'єднаний з прямим виходом попереднього мультиплексора, другі входи кожного m-розрядного інкрементного суматора з'єднані з першими інформаційними m-розрядними виходами кожного відповідного m-розрядного суматора з входом переносу логічного нуля, інверсний вихід першого m-розрядного інкрементного суматора з'єднаний з третім інверсним входом парафазного першого мультиплексора, третій інверсний вихід першого та кожного мультиплексора з'єднаний з кожним інверсним входом кожного наступного мультиплексора. |
| URI (Уніфікований ідентифікатор ресурсу): | http://dspace.tneu.edu.ua/handle/316497/24701 |
| Розташовується у зібраннях: | Патенти |
Файли цього матеріалу:
| Файл | Опис | Розмір | Формат | |
|---|---|---|---|---|
| Суматор з прискореним переносом.pdf | 337.62 kB | Adobe PDF | Переглянути/Відкрити |
Усі матеріали в архіві електронних ресурсів захищені авторським правом, всі права збережені.