



УКРАЇНА

(19) UA (11) 137902 (13) U
(51) МПК (2019.01)
G06F 17/00МІНІСТЕРСТВО РОЗВИТКУ
ЕКОНОМІКИ, ТОРГІВЛІ ТА
СІЛЬСЬКОГО ГОСПОДАРСТВА
УКРАЇНИ

(12) ОПИС ДО ПАТЕНТУ НА КОРИСНУ МОДЕЛЬ

- (21) Номер заявки: u 2019 04263
(22) Дата подання заяви: 22.04.2019
(24) Дата, з якої є чинними 11.11.2019
права на корисну
модель:
(46) Публікація відомостей 11.11.2019, Бюл.№ 21
про видачу патенту:


- (72) Винахідник(и):
Пастух Тарас Ігорович (UA),
Ніколайчук Любов Михайлівна (UA),
Возна Наталія Ярославівна (UA),
Воронич Артур Романович (UA),
Сегін Андрій Ігорович (UA)
(73) Власник(и):
Пастух Тарас Ігорович,
вул. Золотогірська, 4, кв. 38, м. Тернопіль,
46016 (UA),
Ніколайчук Любов Михайлівна,
вул. В. Великого, 14-а, м. Надвірна, Івано-
Франківська обл., 78400 (UA),
Возна Наталія Ярославівна,
вул. Київська, 11-б, кв. 21, м. Тернопіль,
46016 (UA),
Воронич Артур Романович,
вул. 24 серпня, 1, кв. 7, м. Івано-Франківськ,
76006 (UA),
Сегін Андрій Ігорович,
вул. С. Бандери, 70, кв. 26, м. Тернопіль,
46011 (UA)

(54) ПРИСТРІЙ ДЛЯ ВИЗНАЧЕННЯ ЕНТРОПІЇ

(57) Реферат:

Пристрій для визначення ентропії містить аналого-цифровий перетворювач (АЦП), вхід якого з'єднаний з входом пристрою, синхронізатор, лічильники, шифратори та піраміdalний суматор, у якому вхід АЦП з'єднаний з першими входами всіх парафазних компараторів, другі входи яких з'єднані з відповідними виходами взірцевих резисторів. Другий вихід синхронізатора з'єднаний з другим входом піраміdalного суматора та другими входами всіх лічильників. Перші входи піраміdalного суматора з'єднані з виходами відповідних шифраторів, а вихід є виходом пристрою. Перший вихід синхронізатора з'єднаний з першими входами всіх лічильників, прямий вихід кожного i-го компаратора з'єднаний з третім входом i-го лічильника. Інверсний вихід (i+1)-го компаратора з'єднаний з четвертим входом i-го лічильника, виходи якого додатково з'єднані з відповідними першими входами додатково введеного i-го реєстра пам'яті, виходи якого з'єднані з відповідними входами i-тих шифраторів. Другий вхід всіх реєстрів пам'яті додатково з'єднаний з другим виходом синхронізатора.

UA 137902 U



Фіг. 1

Запропонована корисна модель належить до засобів обчислювальної техніки і може бути використаний для розрахунку ентропії випадкових процесів шляхом визначення ймовірності міри ентропії, згідно з оцінкою К. Шеннона, як спецпроцесорів систем передавання даних та приймачів ентропійно-маніпульованих сигналів.

Відомий аналог - пристрій визначення ймовірнісних повідомлень, який містить АЦП, вхід якого є входом пристрою, цифровий комутатор, у кожному каналі лічильник, вихід якого з'єднаний через комутатор з входом АЦП, а вихід з'єднаний з відповідним входом піраміdalного суматора, вихід якого є виходом пристрою [1]. Пристрій виконує обчислення

$$I_x = \sum_{i=1}^m (-p_i \log p_i)$$

де: p_i - ймовірність появи i -тої події; m - число статистично незалежних подій.

Недоліком такого пристрою є велика апаратна складність, низька швидкодія та нерегулярність структури, які обумовлені тим, що пристрій містить АЦП, який формує к-розрядні вихідні паралельні двійкові коди цифрових значень вхідного сигналу, багатоканальний комутатор, який розподіляє на входи відповідних лічильників імпульси, що відповідають цифровим значенням ймовірнісних подій.

Низька швидкодія такого пристрою також обумовлена наявністю в АЦП перетворювача-шифратора вихідного двійкового коду.

Найбільш близьким аналогом за технічною суттю до запропонованої корисної моделі є пристрій для визначення ентропії [2], який містить аналого-цифровий перетворювач (АЦП), вхід якого з'єднаний з входом пристрою, синхронізатор, логічні елементи, лічильники, шифратори та піраміdalний суматор, у кожному каналі містить лічильник, вихід якого з'єднаний з входом шифратора, вихід якого з'єднаний з відповідним першим входом піраміdalного суматора, вихід якого є виходом пристрою, вхід АЦП з'єднаний з першими входами всіх парафазних компараторів, другі входи яких з'єднані з відповідними виходами взірцевих резисторів, прямий вихід кожного i -го компаратора з'єднаний з першим входом i -го логічного елемента I-HI, другий вихід якого з'єднаний з другим інверсним виходом ($i+1$)-го компаратора, третій вихід всіх логічних елементів I-HI з'єднаний з першим виходом синхронізатора, другий вихід якого з'єднаний з другим входом піраміdalного суматора і першим входом всіх лічильників, другі входи яких з'єднані з виходами відповідних логічних елементів I-HI.

Недоліком такого пристрою є низька швидкодія, яка обумовлена тим, що процеси накопичення кількості імпульсів p_i у лічильниках кожного каналу пристрою, перетворення кодів у шифраторах та додавання вихідних добутків $p_i \log p_i$ у піраміdalному суматорі здійснюються в одному циклі роботи пристрою з затримкою сигналів, згідно з виразом:

$$\tau = (\tau_{PK} + \tau_{LE} + \tau_{LIC} + \tau_{SH} + \tau_{\Sigma}) + \tau_0, \quad (1)$$

де $\tau_{PK}, \tau_{LE}, \tau_{LIC}, \tau_{SH}, \tau_{\Sigma}, \tau_0$ - відповідні часові затримки сигналів у парафазному компараторі, логічні елементи I-HI, лічильнику, шифраторі, піраміdalному суматорі та тригерах лічильників при їх скиданні у нульовий стан у кінці одного циклу роботи пристрою.

В основу корисної моделі поставлена задача підвищення швидкодії пристрою для визначення ентропії шляхом додаткового введення у кожному каналі пристрою к-розрядного реєстра пам'яті, перші інформаційні входи якого додатково з'єднані з відповідними виходами к-розрядного лічильника, другий вихід синхронізації запису реєстра пам'яті з'єднаний з першим виходом синхронізатора, прямий вихід i -того компаратора додатково з'єднаний з третім входом лічильника i -го каналу, інверсний вихід $i+1$ -го компаратора додатково з'єднаний з додатково введеним четвертим входом лічильника i -го каналу, а другий вихід всіх реєстрів пам'яті додатково з'єднаний з другим виходом синхронізатора.

Поставлена задача вирішується тим, що пристрій для визначення ентропії, який містить аналого-цифровий перетворювач (АЦП), вхід якого з'єднаний з входом пристрою, синхронізатор, лічильники, шифратори та піраміdalний суматор, у якому перший вихід синхронізатора з'єднаний з першими входами всіх парафазних компараторів, другі входи яких з'єднані з відповідними виходами взірцевих резисторів, другий вихід синхронізатора з'єднаний з другим входом піраміdalного суматора та другими входами всіх лічильників, перші входи піраміdalного суматора з'єднані з виходами відповідних шифраторів, а вихід суматора є виходом пристрою, згідно з корисною моделлю, прямий вихід кожного i -го компаратора додатково з'єднаний з третім додатково введеним входом g -го лічильника, інверсний вихід ($i+1$)-го компаратора додатково з'єднаний з

додатково введеним четвертим входом і-го лічильника, виходи якого додатково з'єднані з відповідними першими входами додатково введеного і-го реєстра пам'яті, виходи якого додатково з'єднані з відповідними входами г-тих шифраторів, а другий додатково введений вхід реєстра пам'яті додатково з'єднаний з другим виходом синхронізатора.

Суть корисної моделі пояснюється тим, що в основу роботи пристрою поставлено застосування синхронних двійкових лічильників на основі JK-тригерів, що дозволило зі структури пристрою вилучити логічні елементи I-HI, а введення додаткових k-розрядних реєстрів пам'яті на D-тригерах у кожному i-му каналі дозволило здійснити розпаралелення у часі операцій накопичення значень ймовірностей p_i у лічильниках та операцій табличного визначення кодів добутків $p_i \log_2 p_i$ у шифраторах і їх додавання у піраміdalному суматорі.

При цьому затримка сигналів у циклі роботи запропонованого пристрою буде визначатися тільки сумарною затримкою сигналів у компараторах та накопичуючих лічильниках. А в кінці циклу роботи пристрою додаткова затримка сигналів буде визначатися сумарною затримкою сигналів у D-тригерах шифраторі та піраміdalному суматорі, згідно з виразом:

$$\tau_{I_x} = \tau_T + \tau_{\text{Ш}} + \tau_{\Sigma}. \quad (2)$$

У загальному випадку швидкодія запропонованого пристрою для визначення ентропії буде визначатися числом циклів роботи пристрою, розрядністю k лічильника, розрядністю вихідних кодів шифраторів h, а також реалізацією структури та компонентів піраміdalного суматора.

Корисна модель пояснюється кресленнями. На фіг. 1, показано структурну схему пристрою, який містить: 1 - АЦП, 2 - інформаційний вхід пристрою, 1.1 - група взірцевих резисторів, 1.2 - компаратори з парафазними виходами (прямим та інверсним), 3 - лічильники, 4 - синхронізатор, 5 - реєстри пам'яті, 6 - шифратори, 7 - піраміdalний суматор, 8 - вихід пристрою.

Пристрій працює наступним чином.

На початку кожного циклу визначення ентропії сигналом другого виходу синхронізатора 4 всі лічильники 3 скидаються у нульовий стан, одночасно їх вихідні коди записуються у відповідні реєстри пам'яті 5, а з виходу суматора читається код визначені ентропії попереднього циклу обчислень. Сигнали першого виходу синхронізатора 4 на інтервалі вибірки об'єму випадкових подій 2 тактують роботу лічильників 3.

На інтервалі циклу роботи пристрою у кожному лічильнику 3 накопичується відповідне число імпульсів p_i , коди яких подаються на відповідні входи реєстрів пам'яті 5. На виходах відповідних шифраторів 6 таблично формуються коди добутків $p_i \times \log_2 p_i$, які надходять на відповідні перші входи багаторозрядного піраміdalного суматора 7. У кожному циклі роботи пристрою сигналами I-ого виходу синхронізатора, які подаються на перші входи лічильників 3, здійснюється накопичення їх суми.

Формування імпульсів p_i на виходах лічильників 3 здійснюється шляхом з'єднання виходів $(i+1)$ -тих та i-тих компараторів з відповідними J- та K-входами синхронних лічильників 3, структурна схема яких разом зі з'єднаннями реєстрами пам'яті 5 зображена на фіг. 2.

Швидкодія відомого пристрою визначення ентропії визначається згідно з виразом (1) та наступними затримками сигналів у компонентах пристрою: $\tau_{\text{ПК}} = 2, \tau_{\text{ЛЕ}} = 1, \tau_{\text{Ліч}} = 2, \tau_{\text{Ш}} = 4$.

Часова затримка сигналів у піраміdalному суматорі τ_{Σ} , яка залежить від розрядності паралельного коду Хаара (m), розрядності лічильників 3 (k), та розрядності вихідних кодів шифраторів (h) розраховується згідно з виразом:

$$\tau_{\Sigma} = h \cdot \tau_+ + k \cdot \tau_s,$$

де $\tau_+ = 1/5$, $\tau_s = 1/6$ - відповідні затримки сигналів переносу у старший розряд та формування біта суми i-го розряду в залежності від застосованої структури однорозрядного повного двійкового суматора, які показано на фіг. 3 та фіг. 4 [3, 4].

Таким чином швидкодія відомого пристрою при здійсненні одного циклу формування вихідних кодів ентропії (I_x) розраховується наступним чином:

$$\tau_{I_x} = m \cdot (\tau_{\text{ПК}} + \tau_{\text{ЛЕ}} + \tau_{\text{Ліч}} + \tau_{\text{Ш}}) + h(1/5) + k(1/6) + \tau_0$$

Наприклад, при $m=256$, $k=8$ та $h=11$, отримаємо:

$$\tau_{I_x} = 256(2+1+2+4)+11(1/5)+8(1/6)+2=(2325/2409) \text{ мікrotaktів.}$$

Швидкодія запропонованого пристрою при здійсненні одного циклу формування вихідних кодів ентропії із застосуванням удосконалених суматорів [4] розраховується, згідно з виразом (2), наступним чином:

$$\tau = \begin{cases} 256 \cdot (2+2) = 1024, \\ 2 + 4 + 11 \cdot 1 + 8 \cdot 2 + 2 = 33. \end{cases}$$

- 5 Технічний результат - досягнуто підвищення швидкодії запропонованого пристрою для $k = \frac{2323}{2407} = 2,2 \div 2,3$ рази.

Джерела інформації:

1. Мельничук С.І. Застосування оцінок інформаційної ентропії під час опрацювання широкосмугових акустичних реалізацій діагностичних сигналів/Мельничук С.І. Лазаревич І.М./Вісник Хмельницького національного університету, Хмельницький 2017. - № 1. - С. 6-10.


10 2. Воронич А.Р., Николайчук Л.М., Возна Н.Я., Пастух Т.І., Пристрій для визначення ентропії. Patent України № 121046, бюл. № 22, 2017.

3. Давлетова А.Я., Николайчук Я.М., Однорозрядний напівсуматор. Patent України № 115861, бюл. №8, 2017.


15 4. Николайчук Я.М., Грига В.М., Возна Н.Я., Давлетова А.Я. Повний однорозрядний суматор. Patent України № 124563, бюл. №7, 2018.

ФОРМУЛА КОРИСНОЇ МОДЕЛІ


20 Пристрій для визначення ентропії, який містить аналого-цифровий перетворювач (АЦП), вхід якого з'єднаний з входом пристрою, синхронізатор, лічильники, шифратори та піраміdalний суматор, у якому вхід АЦП з'єднаний з першими входами всіх парафазних компараторів, другі входи яких з'єднані з відповідними вихідами взірцевих резисторів, другий вихід синхронізатора з'єднаний з другим входом піраміdalного суматора та другими входами всіх лічильників, перші входи піраміdalного суматора з'єднані з вихідами відповідних шифраторів, а вихід є виходом пристрою, який **відрізняється** тим, що перший вихід синхронізатора з'єднаний з першими входами всіх лічильників, прямий вихід кожного i-го компаратора з'єднаний з третім входом i-го лічильника, інверсний вихід (i+1)-го компаратора з'єднаний з четвертим входом i-го лічильника, виходи якого додатково з'єднані з відповідними першими входами додатково введеного i-го реєстра пам'яті, виходи якого з'єднані з відповідними входами i-тих шифраторів, а другий вихід всіх реєстрів пам'яті додатково з'єднаний з другим виходом синхронізатора.




Фіг. 1




Фіг. 2



Фіг. 3



Фіг. 4



Фіг. 5