DSpace Collection:http://dspace.wunu.edu.ua/handle/316497/132222024-03-12T14:05:10Z2024-03-12T14:05:10ZНакопичуючий двійковий суматорНиколайчук, Ярослав МиколайовичNykolaichuk, Yaroslav MykolaiovychВозна, Наталя ЯрославівнаVozna, Nataliia YaroslavivnaГрига, Володимир МихайловичHryha, Volodymyr MykhailovychПітух, Ігор РомановичPitukh, Ihor RomanovychДавлетова, Аліна ЯрославівнаDavletova, Alina YaroslavivnaГрига, Людмила ПетрівнаHryha, Lyudmula Petrivnahttp://dspace.wunu.edu.ua/handle/316497/444782022-02-10T10:22:43Z2021-01-01T00:00:00ZTitle: Накопичуючий двійковий суматор
Authors: Николайчук, Ярослав Миколайович; Nykolaichuk, Yaroslav Mykolaiovych; Возна, Наталя Ярославівна; Vozna, Nataliia Yaroslavivna; Грига, Володимир Михайлович; Hryha, Volodymyr Mykhailovych; Пітух, Ігор Романович; Pitukh, Ihor Romanovych; Давлетова, Аліна Ярославівна; Davletova, Alina Yaroslavivna; Грига, Людмила Петрівна; Hryha, Lyudmula Petrivna
Abstract: Накопичуючий двійковий суматор містить (n+m)-розрядний накопичуючий суматор, n-молодших входів якого з'єднані з першими n-входами пристрою, виходи накопичуючого суматора з'єднані з відповідними входами паралельного регістра пам'яті, прямі виходи якого з'єднані з другими входами накопичуючого суматора і відповідними виходами пристрою, вхід синхронізації паралельного регістра пам'яті з'єднаний з першим входом синхронізації пристрою та С-входами всіх D-тригерів паралельного регістра пам'яті. Додатково в пристрій введені D-тригери регістра наскрізних переносів, С-входи яких додатково з'єднані з першою вхідною шиною синхронізації, R-входи додатково з'єднані між собою та R-входами тригерів паралельного регістра пам'яті і другою додатково введеною шиною пристрою. D-входи тригерів регістра наскрізних переносів молодших розрядів пристрою додатково з'єднані з інверсними виходами наскрізних переносів i-их однорозрядних двійкових суматорів. Інверсні виходи D-тригерів додатково з'єднані з прямими входами переносу (i+1)-их двійкових однорозрядних суматорів. Наймолодший та старші m-розряди накопичуючого суматора пристрою додатково містять неповні однорозрядні i-ті суматори, прямі виходи яких додатково з'єднані з D-входами тригерів (і+1)-их розрядів регістра наскрізних переносів пристрою.2021-01-01T00:00:00ZСуматор з прискореним переносомНиколайчук, Ярослав МиколайовичNykolaichuk, Yaroslav MykolaiovychВозна, Наталя ЯрославівнаVozna, Nataliia YaroslavivnaГрига, Володимир МихайловичHryha, Volodymyr MykhailovychВолинський, Орест ІгоровичVolynskyi, Orest Ihorovychhttp://dspace.wunu.edu.ua/handle/316497/444772022-02-10T10:16:07Z2021-01-01T00:00:00ZTitle: Суматор з прискореним переносом
Authors: Николайчук, Ярослав Миколайович; Nykolaichuk, Yaroslav Mykolaiovych; Возна, Наталя Ярославівна; Vozna, Nataliia Yaroslavivna; Грига, Володимир Михайлович; Hryha, Volodymyr Mykhailovych; Волинський, Орест Ігорович; Volynskyi, Orest Ihorovych
Abstract: Суматор з прискореним переносом містить 2n-розрядну вхідну шину, (k=n/m) m-розрядних суматорів, перші прямі інформаційні входи яких з'єднано з відповідними прямими виходами вхідної шини. Перші інформаційні виходи m-розрядних суматорів з'єднано з відповідними входами вихідної шини. Вхід наскрізного переносу першого m-розрядного суматора з'єднаний з логічним входом. Інверсні виходи наскрізних переносів і-их m-розрядних суматорів, починаючи з 1-го по (k-1)-ий, з'єднані з входами наскрізних переносів відповідних (i+1)-их m-розрядних суматорів. Прямий вихід наскрізного переносу k-го m-розрядного суматора з'єднаний з n-им входом вихідної шини, яка є виходом пристрою. Додатково вхідна шина містить 2n-інверсних виходів, які з'єднано з відповідними другими інверсними інформаційними входами m-розрядних суматорів. Третій інверсний вхід наскрізного переносу першого m-розрядного суматора з'єднаний з логічною '1', а кожен m-розрядний суматор пристрою містить m-розрядний логічний модуль прискореного наскрізного переносу, інверсний вхід та вихід якого є відповідним входом та виходом наскрізного переносу кожного m-розрядного суматора.2021-01-01T00:00:00ZПовний однорозрядний двійковий суматорГрига, Володимир МихайловичHryha, Volodymyr MykhailovychНиколайчук, Ярослав МиколайовичNykolaichuk, Yaroslav MykolaiovychГрига, Людмила ПетрівнаHryha, Lyudmula Petrivnahttp://dspace.wunu.edu.ua/handle/316497/444762022-02-10T10:11:39Z2021-01-01T00:00:00ZTitle: Повний однорозрядний двійковий суматор
Authors: Грига, Володимир Михайлович; Hryha, Volodymyr Mykhailovych; Николайчук, Ярослав Миколайович; Nykolaichuk, Yaroslav Mykolaiovych; Грига, Людмила Петрівна; Hryha, Lyudmula Petrivna
Abstract: Корисна модель належить до засобів обчислювальної техніки і може бути використана як базовий швидкодіючий компонент арифметико-логічних пристроїв (АЛП) багаторозрядних скалярних, векторних та квантових суперкомп'ютерів.2021-01-01T00:00:00ZСпосіб бісигнального передавання оптичних сигналівГринчишин, Тарас МихайловичHrynchyshyn, Taras MykhailovychЯцків, Василь ВасильовичYatskiv, Vasyl Vasyliovychhttp://dspace.wunu.edu.ua/handle/316497/444742022-02-10T09:57:18Z2021-01-01T00:00:00ZTitle: Спосіб бісигнального передавання оптичних сигналів
Authors: Гринчишин, Тарас Михайлович; Hrynchyshyn, Taras Mykhailovych; Яцків, Василь Васильович; Yatskiv, Vasyl Vasyliovych
Abstract: Заявлений спосіб бісигнального передавання та приймання інформації, при якому маніпульовані сигнали формують на основі різних сигнальних ознак "1" та "0", а на приймальній стороні демодулюють прийняті оптичні сигнали відповідно інформаційні ознаки "1" та "0", які поставлені відповідно до елементів інформаційного повідомлення. Оптичні сигнали маніпулюють двома ознаками сигналу першого оптичного каналу і відсутні ознаки маніпуляції в другому опорному оптичному каналі, згідно із способом знакозмінної маніпуляції сигналів NZ, між якими на приймальній стороні визначається диференціальна різниця, яка ставиться відповідно до бітів "1" та "0" інформаційного повідомлення.2021-01-01T00:00:00Z