Будь ласка, використовуйте цей ідентифікатор, щоб цитувати або посилатися на цей матеріал:
http://dspace.wunu.edu.ua/handle/316497/32174Повний запис метаданих
| Поле DC | Значення | Мова |
|---|---|---|
| dc.contributor.author | Палагин, Александр | - |
| dc.contributor.author | Семотюк, Мирослав | - |
| dc.contributor.author | Визор, Ярослав | - |
| dc.contributor.author | Чичирин, Евгений | - |
| dc.date.accessioned | 2018-12-11T12:22:17Z | - |
| dc.date.available | 2018-12-11T12:22:17Z | - |
| dc.date.issued | 2009 | - |
| dc.identifier.citation | Палагин, А. Некоторые вопросы повышения производительности сигнальных процессоров [Текст] / Александр Палагин, Мирослав Семотюк, Ярослав Визор, Евгений Чичирин // Computing = Комп’ютинг. - 2009. - Т. 8, вип. 3. - С. 87-93. | uk_UA |
| dc.identifier.uri | http://dspace.tneu.edu.ua/handle/316497/32174 | - |
| dc.description.abstract | С целью построения оптимальных по быстродействию и оборудованию арифметических устройств вычислительной техники, проведен анализ методов решения нелинейных уравнений в арифметических модулях вычислительных устройств. Предложен способ и алгоритм аппаратной реализации вычисления частного и обратной величины в сигнальных процессорах с увеличенным быстродействием и минимальными аппаратными затратами. | uk_UA |
| dc.publisher | ТНЕУ | uk_UA |
| dc.subject | цифровая обработка сигналов | uk_UA |
| dc.subject | сигнальный процессор | uk_UA |
| dc.subject | архитектура | uk_UA |
| dc.subject | численные методы | uk_UA |
| dc.subject | производительность | uk_UA |
| dc.title | Некоторые вопросы повышения производительности сигнальных процессоров | uk_UA |
| dc.type | Article | uk_UA |
| Розташовується у зібраннях: | Комп'ютинг 2009 рік. Том 8. Випуск 3 | |
Файли цього матеріалу:
| Файл | Опис | Розмір | Формат | |
|---|---|---|---|---|
| Палагин.pdf | 550.72 kB | Adobe PDF | Переглянути/Відкрити |
Усі матеріали в архіві електронних ресурсів захищені авторським правом, всі права збережені.