Будь ласка, використовуйте цей ідентифікатор, щоб цитувати або посилатися на цей матеріал:
http://dspace.wunu.edu.ua/handle/316497/24695
Повний запис метаданих
Поле DC | Значення | Мова |
---|---|---|
dc.contributor.author | Николайчук, Ярослав Миколайович | - |
dc.contributor.author | Nykolaichuk, Yaroslav Mykolaiovych | - |
dc.contributor.author | Кімак, Володимир Любомирович | - |
dc.contributor.author | Kimak, Volodymyr Liubomyrovych | - |
dc.contributor.author | Круліковський, Борис Борисович | - |
dc.contributor.author | Krulikovskyi, Borys Borysovych | - |
dc.date.accessioned | 2017-11-30T07:16:51Z | - |
dc.date.available | 2017-11-30T07:16:51Z | - |
dc.date.issued | 2015 | - |
dc.identifier.citation | Пат. 97162 U Україна, МПК (2015.01) G06F 7/00. Пристрій додавання багаторозрядних двійкових чисел / Я. М. Николайчук, В. Л. Кімак, Б. Б. Круліковський (Україна); заявник та патентовласник Івано-Франківський національний технічний університет нафти і газу. – № u201405380; заявл. 20.05.2014; опубл. 10.03.2015, бюл. № 5. | uk_UA |
dc.identifier.uri | http://dspace.tneu.edu.ua/handle/316497/24695 | - |
dc.description.abstract | Спосіб, в якому в кожному розряді двійкового суматора виконуються операція додавання відповідних бітів двох доданків, операція наскрізного переносу з молодшого розряду у старший та порівняння одинаковості бітів, які додаються та пристрій додавання багаторозрядних двійкових чисел, який містить дві вхідні і одну вихідну шини, які є відповідно n-розрядними входами і n-розрядним виходом пристрою, в кожному розряді пристрою міститься повний однорозрядний суматор, вхід переносу якого підключений до виходу переносу суматора молодшого розряду пристрою, а вихід переносу підключений до входу переносу суматора старшого розряду пристрою, який відрізняється тим, що додатково у кожному розряді суматора після порівняння одинаковості біт шляхом зсуву стартових нулів у регістрі відбувається формування сигналу прискореного завершення операції додавання, кожний розряд пристрою додатково містить D-тригер, D-вхід якого з'єднаний з відповідним розрядом першої вхідної шини, входи синхронізації об'єднані між собою та S-входом D-тригера регістра зсуву і є четвертим входом пристрою, прямий вихід D-тригера з'єднаний з першим входом суматора, в кожному розряді пристрою вихід елемента "XOR" записується по R-входу в D-тригер багаторозрядного тактового регістра зсуву, інверсний вихід якого підключений до ланцюга логічних елементів "AND", вихід якого формує сигнал прискореного завершення операції сумування. | uk_UA |
dc.publisher | Державна служба інтелектуальної власності України | uk_UA |
dc.subject | двійкове число | uk_UA |
dc.subject | binary numeral | uk_UA |
dc.subject | пристрій додавання | uk_UA |
dc.subject | device of adding | uk_UA |
dc.title | Пристрій додавання багаторозрядних двійкових чисел | uk_UA |
dc.title.alternative | The device of adding multi binary | uk_UA |
Розташовується у зібраннях: | Патенти |
Файли цього матеріалу:
Файл | Опис | Розмір | Формат | |
---|---|---|---|---|
Пристрій додавання багаторозрядних двійкових чисел.pdf | 322.57 kB | Adobe PDF | Переглянути/Відкрити |
Усі матеріали в архіві електронних ресурсів захищені авторським правом, всі права збережені.