Будь ласка, використовуйте цей ідентифікатор, щоб цитувати або посилатися на цей матеріал: https://dspace.wunu.edu.ua/handle/316497/54988
Назва: Пристрій для визначення ентропії
Інші назви: Device for determining entropy
Автори: Николайчук, Ярослав Миколайович
Nykolaichuk, Yaroslav Mykolaiovych
Сегін, Андрій Ігорович
Sehin, Andrii Ihorovych
Возна, Наталя Ярославівна
Vozna, Natalia Yaroslavivna
Грига, Володимир Михайлович
Hryha, Volodymyr Mykhailovych
Ключові слова: засоби обчислювальної техніки
means of computer technology
визначення ентропії
determining entropy
Дата публікації: 2024
Видавництво: ДО "Український національний офіс інтелектуальної власності та інновацій"
Бібліографічний опис: Пат. 156501 U Україна, МПК G06F17/10. Пристрій для визначення ентропії / Я. М. Николайчук, А. І. Сегін, Н. Я. Возна, В. М. Грига (Україна); заявник та патентовласник Я. М. Николайчук, А. І. Сегін, Н. Я. Возна, В. М. Грига. – № u202305558; заявл. 20.11.2023; опубл. 03.07.2024, бюл. № 27.
Короткий огляд (реферат): Пристрій для визначення ентропії містить аналого-цифровий перетворювач (АЦП), вхід якого з'єднаний з входом пристрою, синхронізатор, лічильники, шифратори та пірамідальний суматор. Вхід АЦП з'єднаний з першими входами всіх парафазних компараторів. Другі входи яких з'єднані з відповідними виходами взірцевих резисторів. Другий вихід синхронізатора з'єднаний з другим входом пірамідального суматора та другими входами всіх лічильників. Перші входи пірамідального суматора з'єднані з виходами відповідних шифраторів, а його вихід є виходом пристрою, в якому перший вихід синхронізатора з'єднаний з першими входами всіх лічильників. Прямий вихід і-го компаратора у кожному каналі з'єднаний з третім входом і-го лічильника. Інверсний вихід (і+1)-го компаратора з'єднаний з четвертим входом і-го лічильника, виходи якого з'єднані з відповідними першими входами і-го регістра пам'яті. Другий вхід всіх регістрів пам'яті з'єднаний з другим виходом синхронізатора. У кожному і-му каналі пристрою додатково введено два (k-1)-розрядні двійкові лічильники, jk-входи яких, відповідно, з'єднані з прямими виходами і-тих компараторів та інверсними виходами (і+1)-тих компараторів. Виходи, відповідно, з'єднані з входами додатково введених 1-го та 2-го (k-1)-розрядних регістрів пам'яті, виходи яких додатково з'єднані з відповідними входами додатково введеного k-розрядного двійкового суматора, виходи якого додатково з'єднані з входами і-го шифратора, а входи синхронізації других (k-1)-розрядних лічильників з'єднані між собою та додатково введеним третім виходом синхронізатора.
URI (Уніфікований ідентифікатор ресурсу): https://dspace.wunu.edu.ua/handle/316497/54988
Розташовується у зібраннях:Патенти

Файли цього матеріалу:
Файл Опис РозмірФормат 
156501.pdf324.18 kBAdobe PDFПереглянути/Відкрити


Усі матеріали в архіві електронних ресурсів захищені авторським правом, всі права збережені.