Будь ласка, використовуйте цей ідентифікатор, щоб цитувати або посилатися на цей матеріал:
http://dspace.wunu.edu.ua/handle/316497/40401Повний запис метаданих
| Поле DC | Значення | Мова |
|---|---|---|
| dc.contributor.author | Грига, Володимир Михайлович | - |
| dc.contributor.author | Hryha, Volodymyr Mykhailovych | - |
| dc.contributor.author | Николайчук, Ярослав Миколайович | - |
| dc.contributor.author | Nykolaichuk, Yaroslav Mykolaiovych | - |
| dc.contributor.author | Грига, Людмила Петрівна | - |
| dc.contributor.author | Hryha, Lyudmula Petrivna | - |
| dc.date.accessioned | 2021-01-24T19:49:37Z | - |
| dc.date.available | 2021-01-24T19:49:37Z | - |
| dc.date.issued | 2020 | - |
| dc.identifier.citation | Пат. 144302 U Україна, МПК (2006) G06F 7/00. Повний однорозрядний суматор / В. М. Грига, Я. М. Николайчук, Л. П. Грига (Україна); заявник та патентовласник В. М. Грига, Я. М. Николайчук, Л. П. Грига. – № u202001191; заявл. 24.02.2020; опубл. 25.09.2020, бюл. № 18. | uk_UA |
| dc.identifier.uri | http://dspace.wunu.edu.ua/handle/316497/40401 | - |
| dc.description.abstract | Повний однорозрядний суматор містить перший вхід ai, який з'єднано з першим входом першого логічного елемента І-НІ та першим входом першого логічного елемента АБО. Другий вхід bi однорозрядного суматора з'єднано з другим входом першого логічного елемента АБО та другим входом першого логічного елемента І-НІ, вихід якого з'єднано з виходом першого логічного елемента АБО та входом логічного елемента НІ, вихід якого з'єднано з першим входом другого логічного елемента АБО. Містить другий логічний елемент І-НІ, перший та другий вхід якого відповідно з'єднано з першим та другим входом суматора. Вихід з’єднано з інверсним виходом переносу ( Cout ) суматора та виходом другого логічного елемента АБО, другий вхід якого з'єднано з інверсним входом переносу ( Cin ) та першими входами третього логічного елемента І-НІ та третього логічного елемента АБО, виходи яких з'єднані між собою та є виходами суми ( S ) суматора. Другі входи третього логічного елемента І-НІ та третього логічного елемента АБО, які з'єднані між собою, додатково з'єднані з виходом логічного елемента НІ. | uk_UA |
| dc.publisher | Міністерство розвитку економіки, торгівлі та сільського господарства України | uk_UA |
| dc.subject | обчислювальна техніка | uk_UA |
| dc.subject | computational technique | uk_UA |
| dc.subject | однорозрядний суматор | uk_UA |
| dc.subject | single-digit adder | uk_UA |
| dc.title | Повний однорозрядний суматор | uk_UA |
| dc.title.alternative | A full single-digit adder | uk_UA |
| Розташовується у зібраннях: | Патенти | |
Файли цього матеріалу:
| Файл | Опис | Розмір | Формат | |
|---|---|---|---|---|
| Повний однорозрядний суматор 144302.pdf | 283.96 kB | Adobe PDF | Переглянути/Відкрити |
Усі матеріали в архіві електронних ресурсів захищені авторським правом, всі права збережені.