Будь ласка, використовуйте цей ідентифікатор, щоб цитувати або посилатися на цей матеріал:
http://dspace.wunu.edu.ua/handle/316497/42282| Назва: | Пристрій для визначення ентропії |
| Інші назви: | Device for determining entropy |
| Автори: | Пастух, Тарас Ігорович Pastukh, Taras Ihorovych Николайчук, Любов Михайлівна Nykolaichuk, Liubov Mykhailivna Возна, Наталія Ярославівна Vozna, Nataliia Yaroslavivna Воронич, Артур Романович Voronych, Artur Romanovych Сегін, Андрій Ігорович Segin, Andriy Ihorovych |
| Ключові слова: | обчислювальна техніка computational technique аналого-цифровий перетворювач analog-to-digital converter визначення ентропії determining entropy |
| Дата публікації: | 2021 |
| Видавництво: | Національний орган інтелектуальної власності |
| Бібліографічний опис: | Пат. 123920 U Україна, МПК G06F 17/10 (2006.01) H03K 19/21 (2006.01). Пристрій для визначення ентропії / / Т. І. Пастух, Л. М. Николайчук, Н. Я. Возна, А. Р. Воронич, А. І. Сегін (Україна); заявник та патентовласник Т. І. Пастух, Л. М. Николайчук, Н. Я. Возна, А. Р. Воронич, А. І. Сегін. – № a201904350; заявл. 22.04.2019; опубл. 23.06.2021, бюл. № 25. |
| Короткий огляд (реферат): | Пристрій для визначення ентропії належить до обчислювальної техніки і може бути використаний для розрахунку ентропії випадкових процесів шляхом визначення ймовірнісної міри ентропії згідно з оцінкою К. Шеннона як спецпроцесорів систем передавання даних та приймачів ентропійно-маніпульованих сигналів. Пристрій містить аналого-цифровий перетворювач АЦП, вхід якого з'єднаний з входом пристрою, синхронізатор, лічильники, шифратори та пірамідальний суматор. При цьому вхід АЦП з'єднаний з першими входами всіх парафазних компараторів, другі входи яких з'єднані з відповідними виходами взірцевих резисторів. Другий вихід синхронізатора з'єднаний з другим входом пірамідального суматора та другими входами всіх лічильників. Перші входи пірамідального суматора з'єднані з виходами відповідних шифраторів, а його вихід є виходом пристрою. Перший вихід синхронізатора з'єднаний з першими входами всіх лічильників. Прямий вихід кожного і-го компаратора з'єднаний з третім входом і-го лічильника. Інверсний вихід (і+1)-го компаратора з'єднаний з четвертим входом і-го лічильника, виходи якого додатково з'єднані з відповідними першими входами додатково введеного і-го регістра пам'яті, виходи якого з'єднані з відповідними входами і-тих шифраторів, а другий вхід всіх регістрів пам'яті додатково з'єднаний з другим виходом синхронізатора. Технічним результатом є підвищення швидкодії пристрою. |
| URI (Уніфікований ідентифікатор ресурсу): | http://dspace.wunu.edu.ua/handle/316497/42282 |
| Розташовується у зібраннях: | Патенти |
Файли цього матеріалу:
| Файл | Опис | Розмір | Формат | |
|---|---|---|---|---|
| 123920 Возна.pdf | 787.76 kB | Adobe PDF | Переглянути/Відкрити |
Усі матеріали в архіві електронних ресурсів захищені авторським правом, всі права збережені.