Будь ласка, використовуйте цей ідентифікатор, щоб цитувати або посилатися на цей матеріал:
http://dspace.wunu.edu.ua/handle/316497/44477| Назва: | Суматор з прискореним переносом |
| Інші назви: | The adder with an accelerated transfer |
| Автори: | Николайчук, Ярослав Миколайович Nykolaichuk, Yaroslav Mykolaiovych Возна, Наталя Ярославівна Vozna, Nataliia Yaroslavivna Грига, Володимир Михайлович Hryha, Volodymyr Mykhailovych Волинський, Орест Ігорович Volynskyi, Orest Ihorovych |
| Ключові слова: | обчислювальна техніка computational technique суматор adder |
| Дата публікації: | 2021 |
| Видавництво: | ДП «Український інститут інтелектуальної власності» |
| Бібліографічний опис: | Пат. 150331 U Україна, МПК G06F 7/501 (2006.01). Суматор з прискореним переносом / Я. М. Николайчук, Н. Я. Возна, В. М. Грига, О. І. Волинський (Україна); заявник та патентовласник Я. М. Николайчук, Н. Я. Возна, В. М. Грига, О. І. Волинський. – № u202104275; заявл. 21.07.2021; опубл. 02.02.2022, бюл. № 5. |
| Короткий огляд (реферат): | Суматор з прискореним переносом містить 2n-розрядну вхідну шину, (k=n/m) m-розрядних суматорів, перші прямі інформаційні входи яких з'єднано з відповідними прямими виходами вхідної шини. Перші інформаційні виходи m-розрядних суматорів з'єднано з відповідними входами вихідної шини. Вхід наскрізного переносу першого m-розрядного суматора з'єднаний з логічним входом. Інверсні виходи наскрізних переносів і-их m-розрядних суматорів, починаючи з 1-го по (k-1)-ий, з'єднані з входами наскрізних переносів відповідних (i+1)-их m-розрядних суматорів. Прямий вихід наскрізного переносу k-го m-розрядного суматора з'єднаний з n-им входом вихідної шини, яка є виходом пристрою. Додатково вхідна шина містить 2n-інверсних виходів, які з'єднано з відповідними другими інверсними інформаційними входами m-розрядних суматорів. Третій інверсний вхід наскрізного переносу першого m-розрядного суматора з'єднаний з логічною '1', а кожен m-розрядний суматор пристрою містить m-розрядний логічний модуль прискореного наскрізного переносу, інверсний вхід та вихід якого є відповідним входом та виходом наскрізного переносу кожного m-розрядного суматора. |
| URI (Уніфікований ідентифікатор ресурсу): | http://dspace.wunu.edu.ua/handle/316497/44477 |
| Розташовується у зібраннях: | Патенти |
Файли цього матеріалу:
| Файл | Опис | Розмір | Формат | |
|---|---|---|---|---|
| Николайчук 150331.pdf | 1.66 MB | Adobe PDF | Переглянути/Відкрити |
Усі матеріали в архіві електронних ресурсів захищені авторським правом, всі права збережені.