Будь ласка, використовуйте цей ідентифікатор, щоб цитувати або посилатися на цей матеріал:
http://dspace.wunu.edu.ua/handle/316497/44478| Назва: | Накопичуючий двійковий суматор |
| Інші назви: | Accumulating binary adder |
| Автори: | Николайчук, Ярослав Миколайович Nykolaichuk, Yaroslav Mykolaiovych Возна, Наталя Ярославівна Vozna, Nataliia Yaroslavivna Грига, Володимир Михайлович Hryha, Volodymyr Mykhailovych Пітух, Ігор Романович Pitukh, Ihor Romanovych Давлетова, Аліна Ярославівна Davletova, Alina Yaroslavivna Грига, Людмила Петрівна Hryha, Lyudmula Petrivna |
| Ключові слова: | обчислювальна техніка computational technique накопичуючий двійковий суматор accumulating binary adder |
| Дата публікації: | 2021 |
| Видавництво: | ДП «Український інститут інтелектуальної власності» |
| Бібліографічний опис: | Пат. 150332 U Україна, МПК G06F 7/575 (2006.01). Накопичуючий двійковий суматор / Я. М. Николайчук, Н. Я. Возна, В. М. Грига, І. Р. Пітух, А. Я. Давлетова, Л. П. Грига (Україна); заявник та патентовласник Я. М. Николайчук, Н. Я. Возна, В. М. Грига, І. Р. Пітух, А. Я. Давлетова, Л. П. Грига. – № u202104277; заявл. 21.07.2021; опубл. 02.02.2022, бюл. № 5. |
| Короткий огляд (реферат): | Накопичуючий двійковий суматор містить (n+m)-розрядний накопичуючий суматор, n-молодших входів якого з'єднані з першими n-входами пристрою, виходи накопичуючого суматора з'єднані з відповідними входами паралельного регістра пам'яті, прямі виходи якого з'єднані з другими входами накопичуючого суматора і відповідними виходами пристрою, вхід синхронізації паралельного регістра пам'яті з'єднаний з першим входом синхронізації пристрою та С-входами всіх D-тригерів паралельного регістра пам'яті. Додатково в пристрій введені D-тригери регістра наскрізних переносів, С-входи яких додатково з'єднані з першою вхідною шиною синхронізації, R-входи додатково з'єднані між собою та R-входами тригерів паралельного регістра пам'яті і другою додатково введеною шиною пристрою. D-входи тригерів регістра наскрізних переносів молодших розрядів пристрою додатково з'єднані з інверсними виходами наскрізних переносів i-их однорозрядних двійкових суматорів. Інверсні виходи D-тригерів додатково з'єднані з прямими входами переносу (i+1)-их двійкових однорозрядних суматорів. Наймолодший та старші m-розряди накопичуючого суматора пристрою додатково містять неповні однорозрядні i-ті суматори, прямі виходи яких додатково з'єднані з D-входами тригерів (і+1)-их розрядів регістра наскрізних переносів пристрою. |
| URI (Уніфікований ідентифікатор ресурсу): | http://dspace.wunu.edu.ua/handle/316497/44478 |
| Розташовується у зібраннях: | Патенти |
Файли цього матеріалу:
| Файл | Опис | Розмір | Формат | |
|---|---|---|---|---|
| Николайчук 150332.pdf | 389.37 kB | Adobe PDF | Переглянути/Відкрити |
Усі матеріали в архіві електронних ресурсів захищені авторським правом, всі права збережені.