Багаторозрядний двійковий мультиплексор

Abstract

Багаторозрядний двійковий мультиплексор містить першу вхідну інформаційну шину (Хn, Хn-1, … Х1), другу вхідну інформаційну шину (Yn, Yn-1, … Y1), третю вихідну інформаційну шину (Zn, Z(n-1), … Z1), у якому керуючий вхід (Р) з'єднаний з першими входами логічних елементів І-НІ, другі входи яких з'єднані з відповідними розрядними виходами першої інформаційної шини (Хn, Хn-1, … Х1), виходи яких є відповідними розрядними входами вихідної шини (Zn, Zn-1, … Z1). Додатково містить у кожному розряді логічні елементи АБО, перші входи яких додатково з'єднані з відповідними розрядними виходами другої вхідної інформаційної шини (Yn, Yn-1, … Y1), другі входи логічних елементів АБО додатково з'єднані з керуючим входом (Р), а їх виходи, у кожному розряді, додатково з'єднані з виходами логічних елементів І-НІ та відповідними розрядними входами вихідної шини (Zn, Zn-1, … Z1).