Повний однорозрядний суматор

Abstract

Повний однорозрядний суматор містить перший вхід ai, який з'єднано з першим входом першого логічного елемента І-НІ та першим входом першого логічного елемента АБО. Другий вхід bi однорозрядного суматора з'єднано з другим входом першого логічного елемента АБО та другим входом першого логічного елемента І-НІ, вихід якого з'єднано з виходом першого логічного елемента АБО та входом логічного елемента НІ, вихід якого з'єднано з першим входом другого логічного елемента АБО. Містить другий логічний елемент І-НІ, перший та другий вхід якого відповідно з'єднано з першим та другим входом суматора. Вихід з’єднано з інверсним виходом переносу ( Cout ) суматора та виходом другого логічного елемента АБО, другий вхід якого з'єднано з інверсним входом переносу ( Cin ) та першими входами третього логічного елемента І-НІ та третього логічного елемента АБО, виходи яких з'єднані між собою та є виходами суми ( S ) суматора. Другі входи третього логічного елемента І-НІ та третього логічного елемента АБО, які з'єднані між собою, додатково з'єднані з виходом логічного елемента НІ.

Description

Citation

Пат. 144302 U Україна, МПК (2006) G06F 7/00. Повний однорозрядний суматор / В. М. Грига, Я. М. Николайчук, Л. П. Грига (Україна); заявник та патентовласник В. М. Грига, Я. М. Николайчук, Л. П. Грига. – № u202001191; заявл. 24.02.2020; опубл. 25.09.2020, бюл. № 18.

Collections

Endorsement

Review

Supplemented By

Referenced By