Матричний перемножувач

Abstract

Матричний перемножувач, який містить вхідну шину двійкових кодів перемножуваних чисел, біти яких попарно з'єднані з входами логічних елементів "І", виходи яких підключені до відповідних входів матриці повних однорозрядних суматорів з прямими виходами, який відрізняється тим, що додатково містить перший регістр пам'яті на D-тригсрах з парафазними виходами, перші входи якого с вхідною шиною двійкових кодів перемножуваних чисел, другий вхід з'єднаний з другим, додатково введеним, входом пристрою, виходи з'єднані з відповідними додатково введеними інверсними входами матриці однорозрядних повних двійкових суматорів з парафазними входами і виходами, прямі виходи якої з'єднані з відповідними першими входами другого регістра пам'яті на D-тригерах, другий вхід якого з'єднаний з третім додатково введеним входом пристрою, прямі виходи якого є виходами перемножувача.