Будь ласка, використовуйте цей ідентифікатор, щоб цитувати або посилатися на цей матеріал:
https://dspace.wunu.edu.ua/handle/316497/55026| Назва: | Накопичуючий синхронізований двійковий суматор |
| Інші назви: | Accumulative synchronized binary adder |
| Автори: | Николайчук, Ярослав Миколайович Nykolaichuk, Yaroslav Mykolaiovych Грига, Володимир Михайлович Hryha, Volodymyr Mykhailovych Якименко, Ігор Зіновійович Yakymenko, Ihor Zinoviiovych Грига, Людмила Петрівна Hryha, Liudmyla Petrivna |
| Ключові слова: | засоби обчислювальної техніки means of computer technology синхронізований двійковий суматор synchronized binary adder |
| Дата публікації: | 2025 |
| Видавництво: | ДО "Український національний офіс інтелектуальної власності та інновацій” |
| Бібліографічний опис: | Пат. 159225 U Україна, МПК G06F7/00. Накопичуючий синхронізований двійковий суматор / Я. М. Николайчук, В. М. Грига, І. З. Грига, Л. П. Грига (Україна); заявник та патентовласник Я. М. Николайчук, В. М. Грига, І. З. Грига, Л. П. Грига. – № u202404320; заявл. 03.09.2024; опубл. 07.05.2025, бюл. № 19. |
| Короткий огляд (реферат): | Накопичуючий синхронізований двійковий суматор містить перший інформаційний вхід пристрою (aі), який з'єднаний з першим входом першого логічного елемента "Виключне І" та першим входом першого логічного елемента "І-НІ". Другий інформаційний вхід першого логічного елемента "Виключне І" з'єднаний з другим входом першого логічного елемента "І-НІ", вихід першого логічного елемента "Виключне І" з'єднаний з першим входом другого логічного елемента "І-НІ" та першим входом другого логічного елемента "Виключне І", вихід якого з'єднаний з D-входом другого D-тригера. Другий інформаційний вхід наскрізного переносу пристрою (Cіn) з'єднаний з другим входом другого логічного елемента "Виключне І" та другим входом другого логічного елемента "I-НІ", вихід якого з'єднаний з виходом першого логічного елемента "І-НІ" та D-входом першого D-тригера, інверсний вихід якого є виходом наскрізного переносу пристрою (Cout). Третій інформаційний вхід пристрою (Sx) з'єднаний з С-входами синхронізації першого та другого D-тригерів. Четвертий інформаційний вхід пристрою (R0) з'єднаний з R-входами першого та другого D-тригера, прямий вихід якого з'єднаний з другим виходом пристрою (NSi). Крім цього, додатково вихід другого логічного елемента "Виключне І" з'єднаний з другим входом першого логічного елемента "Виключне І". |
| URI (Уніфікований ідентифікатор ресурсу): | https://dspace.wunu.edu.ua/handle/316497/55026 |
| Розташовується у зібраннях: | Патенти |
Файли цього матеріалу:
| Файл | Опис | Розмір | Формат | |
|---|---|---|---|---|
| 159225.pdf | 300.23 kB | Adobe PDF | Переглянути/Відкрити |
Усі матеріали в архіві електронних ресурсів захищені авторським правом, всі права збережені.