Перемножувач потоків багаторозрядних даних

Simple item page
dc.contributor.authorГрига, Володимир Михайлович
dc.contributor.authorHryha, Volodymyr Mykhailovych
dc.contributor.authorКруліковський, Борис Борисович
dc.contributor.authorKrulikovskyi, Borys Borysovych
dc.contributor.authorВозна, Наталя Ярославівна
dc.contributor.authorVozna, Nataliia Yaroslavivna
dc.contributor.authorНиколайчук, Любов Михайлівна
dc.contributor.authorNykolaichuk, Liubov Mykhailivna
dc.contributor.authorДавлетова, Аліна Ярославівна
dc.contributor.authorDavletova, Alina Yaroslavivna
dc.date.accessioned2021-01-18T08:04:19Z
dc.date.available2021-01-18T08:04:19Z
dc.date.issued2020
dc.description.abstractПеремножувач потоків багаторозрядних даних містить перший регістр пам'яті на D-тригерах з прямими виходами, перші входи якого є вхідною шиною двійкових кодів перемножуваних чисел, другий вхід з'єднаний з другим входом пристрою, виходи з'єднані з відповідними прямими входами матриці однорозрядних повних двійкових суматорів, виходи якої з'єднані з відповідними першими входами другого регістра пам'яті, другий вхід якого з'єднаний з другим входом першого регістра пам'яті. Перемножувач одатково містить перший 2n-розрядний регістр зсуву на D-тригерах, перший вхід якого є першим входом пристрою, другий вхід якого є другим входом синхронізації пристрою, виходи якого додатково з'єднані з відповідними першими входами першого регістра пам'яті, виходи матриці перемноження додатково з'єднані з відповідними першими входами додатково введеного регістра пам'яті та зсуву, другий вхід якого з'єднаний з другим входом першого регістра пам'яті і другим входом пристрою, третій вхід з'єднаний з третім входом синхронізації пристрою, вихід регістра пам'яті та зсуву додатково з'єднаний з першим входом додатково введеного логічного елемента "Виключаюче АБО", другий вхід якого з'єднаний з додатково введеним четвертим входом пристрою а вихід є вихідним каналом пристрою.uk_UA
dc.identifier.citationПат. 142006 U Україна, МПК G06F 7/52 (2006.01). Перемножувач потоків багаторозрядних даних / В. М. Грига, Б. Б. Круліковський, Н. Я. Возна, Л. М. Николайчук, А. Я. Давлетова (Україна); заявник та патентовласник В. М. Грига, Б. Б. Круліковський, Н. Я. Возна, Л. М. Николайчук, А. Я. Давлетова. – № u201910087; заявл. 30.09.2019; опубл. 12.05.2020, бюл. № 9.uk_UA
dc.identifier.urihttp://dspace.wunu.edu.ua/handle/316497/40352
dc.publisherМіністерство розвитку економіки, торгівлі та сільського господарства Україниuk_UA
dc.subjectобчислювальна технікаuk_UA
dc.subjectcomputational techniqueuk_UA
dc.subjectперемножувач потоківuk_UA
dc.subjectmultiplier streamuk_UA
dc.titleПеремножувач потоків багаторозрядних данихuk_UA
dc.title.alternativeStream multiplier multi-bit datauk_UA

Files

Original bundle

Now showing 1 - 1 of 1
Thumbnail Image
Name:
Перемножувач потоків багаторозрядних даних 142006.pdf
Size:
238.13 KB
Format:
Adobe Portable Document Format
Description:
Download

License bundle

Now showing 1 - 1 of 1
Thumbnail Image
Name:
license.txt
Size:
2.37 KB
Format:
Item-specific license agreed upon to submission
Description:
Download

Collections

Патенти