Перемножувач потоків багаторозрядних даних

Abstract

Винахід належить до засобів обчислювальної техніки і може бути використаний як компонент високопродуктивних проблемно-орієнтованих багаторозрядних процесорів опрацювання та шифрування інформації. Перемножувач потоків багаторозрядних даних містить перший регістр пам'яті на D-тригерах з прямими виходами, шину двійкових кодів перемножуваних чисел, матрицю однорозрядних повних двійкових суматорів, перший та другий регістр пам'яті, перший 2n-розрядний регістр зсуву на D-тригерах, логічний елемент ВИКЛЮЧНЕ АБО. Технічним результатом винаходу є зменшення структурної та апаратної складності та розширення функціональних можливостей пристрою шляхом застосування повних однорозрядних суматорів з інверсними входами та виходами переносів, розширення функціональних можливостей досягнуто шляхом додаткового введення логічного елемента ВИКЛЮЧНЕ АБО на вихідному каналі пристрою, який дозволяє здійснювати тестування правильності виконання операції множення та можливості шифрування вихідних даних шляхом модульного додавання з псевдовипадковими послідовностями.