Накопичуючий двійковий суматор

Abstract

Накопичуючий двійковий суматор містить (n+m)-розрядний накопичуючий суматор, n-молодших входів якого з'єднані з першими n-входами пристрою, виходи накопичуючого суматора з'єднані з відповідними входами паралельного регістра пам'яті, прямі виходи якого з'єднані з другими входами накопичуючого суматора і відповідними виходами пристрою, вхід синхронізації паралельного регістра пам'яті з'єднаний з першим входом синхронізації пристрою та С-входами всіх D-тригерів паралельного регістра пам'яті. Додатково в пристрій введені D-тригери регістра наскрізних переносів, С-входи яких додатково з'єднані з першою вхідною шиною синхронізації, R-входи додатково з'єднані між собою та R-входами тригерів паралельного регістра пам'яті і другою додатково введеною шиною пристрою. D-входи тригерів регістра наскрізних переносів молодших розрядів пристрою додатково з'єднані з інверсними виходами наскрізних переносів i-их однорозрядних двійкових суматорів. Інверсні виходи D-тригерів додатково з'єднані з прямими входами переносу (i+1)-их двійкових однорозрядних суматорів. Наймолодший та старші m-розряди накопичуючого суматора пристрою додатково містять неповні однорозрядні i-ті суматори, прямі виходи яких додатково з'єднані з D-входами тригерів (і+1)-их розрядів регістра наскрізних переносів пристрою.